

# 基于 PXIe 的 FC 总线测试与协议分析仪设计

刘道煦

(成都天奥测控技术有限公司, 成都 611731)

**摘要:** 光纤通道 (FC) 以其抗干扰能力强、传输速度快等优点, 成为新一代航空电子系统的优选主干网络, 针对新型航空电子系统测试保障任务中对 FC 总线的测试需求, 研究并分析了 FC 总线测试的具体实现方法和途径, 设计了一种基于 PXIe 架构的 FC 总线测试与协议分析仪; 该测试仪充分利用 PXIe 仪器体积小、可扩展性强、系统带宽大的特点, 在一台紧凑型设备中实现了 FC 节点仿真、数据监听、故障注入、视频监控、光功率测量、时标同步、比特误码率测试等多种功能; 经测试验证, 证明其支持 FC-AE-ASM、FC-AV 协议; 实现了 SOF 错误、CRC 错误等 8 种故障注入方式, 以及 CJTPAT、CRPAT 等 4 种误码率测试码型; 支持帧过滤规则 256 条, 通信速率 2.125 Gbps, 光波长 850 nm、1 310 nm、1 550 nm, 光功率范围  $-30 \sim +3$  dBm; 实验结果表明其符合航空电子网络数据传输的实时性和可靠性需求, 可应用于 FC 设备或网络的研发生产、仿真实验、外场保障等测试场景。

**关键词:** FC 总线; 测试; 协议分析仪; PXIe

## Design of FC Bus Testing and Protocol Analyzer Based on PXIe

LIU Daoxu

(Chengdu Spaceon T&C Technology Co., Ltd., Chengdu 611731, China)

**Abstract:** Fiber channel (FC) has the advantages of strong anti-interference ability and fast transmission speed, making it an optimal backbone network for the new generation avionics system. In response to the testing and support requirements of the avionics system on FC bus, this paper designs an FC bus tester based on PXIe architecture, and studies and analyzes implementation methods and approaches for testing FC bus. This tester fully utilizes the characteristics of PXIe instrument such as small size, strong scalability, and wide system bandwidth, achieving various functions such as FC node simulation, data monitoring, fault injection, video monitoring, optical power measurement, time synchronization, and bit error rate testing in a compact device. Testing and verification show that it supports fibre channel avionics environment (FC-AE-ASM) and fibre channel audio video (FC-AV) protocols, implements 8 fault injection methods, including SOF error, CRC error, etc, and supports 4 bit error rate testing code types, including CJTPAT, CRPAT, etc. It also supports 256 frame filtering rules, with a communication rate of 2.125 Gbps, optical wavelengths of 850 nm, 1 310 nm, 1 550 nm, and an optical power range of  $-30$  dBm  $\sim$   $+3$  dBm. Experimental results show that it meets the real-time and reliability requirements of avionics network data transmission, and can be applied in testing scenarios such as research and development, simulation experiments, and field support of FC equipment or networks.

**Keywords:** FC bus; test; protocol analyzer; PXIe

## 0 引言

光纤通道 (FC, fibre channel) 本身是一种高速的串行总线传输协议, 支持多种上层应用协议映射, 最早应用于存储区域网络 (SAN)。但随着航空电子系统复杂度的不断增加, 对于航空数据总线的传输速度要求越来越高, 1553B 和 ARINC429 等总线已无法满足新一代

飞机对航空数据总线的带宽要求。光纤通道协议具有高速率、低延迟、低位错率等特性, 能够很好地满足新型航空电子互连系统的要求, 针对这一需求, FC 开发组织建立了一个研究 FC 用于航空电子环境的分委员会, 制定出了光纤通道航空电子环境 (FC-AE, fibre channel avionics environment) 协议, 同时提出了一种上层协议 FC-AE-ASM。这些协议可以应用于航空电子命

收稿日期: 2024-03-25; 修回日期: 2024-05-09。

基金项目: 国防基础科研项目 (51317020205)。

作者简介: 刘道煦 (1977-), 男, 硕士。

引用格式: 刘道煦. 基于 PXIe 的 FC 总线测试与协议分析仪设计[J]. 计算机测量与控制, 2025, 33(5): 79-88.

令、控制、仪表、传感器/视频数据等信号传输<sup>[1-5]</sup>。

利用 FC 技术的成熟性, FC-AE-ASM、FC-AV 等协议很快就适应了航空电子应用领域的确定、安全、低延迟的通信要求, 在新一代飞机上得到了广泛的应用。随着 FC 技术在航空数据总线的应用越来越多, 对机载 FC 总线及 FC 设备的测试保障也变得越来越重要<sup>[6-10]</sup>。

本文分析了 FC 总线的测试方法和实现途径, 研制出基于 PXIe 的 FC 总线测试与协议分析仪, 以满足国内对机载 FC 总线的测试需求, 提升新一代航空数据总线的测试保障能力。

## 1 仪器平台架构及原理

光纤数据总线测试与协议分析仪是基于 PXIe 总线架构, 整个测试仪的功能模块主要包含了数据收发模块、数据监听模块、故障注入模块、视频监视模块、光功率测试模块和磁盘阵列模块等, 仪器模块构成如图 1 所示。




图 1 FC 总线测试与协议分析仪的平台架构

其中, 数据收发模块实现 FC 节点仿真功能; 数据监听模块实现 FC 数据流的检索过滤、解析及存储功能<sup>[11-14]</sup>; 故障注入模块实现 FC 数据流的字段加错、删除帧、截断帧和帧载荷失效等各种故障注入功能; 视频监视模块可以显示出 FC 总线上的视频信号, 或者是将输入的 FC 视频信号转换后通过光纤链路送至目标节点; 磁盘阵列模块实现对接收或监听数据的大容量存储; 光功率测试模块可对不同波长的 FC 信号进行功率测量<sup>[15]</sup>。

各功能模块主要采用 CPU+FPGA 的架构来设计

开发, 工作原理如图 2 所示。光纤数据总线测试与协议分析仪内嵌功能模块和测试软件, 测试软件有运行于零槽控制器上层应用软件和内置于功能模块的逻辑软件。

上层应用软件主要功能有协议测试数据的接收与分析; 指令的解析与发送; 运算测试、分析及统计结果; 发送测试分析结果至显示设备; 转存捕获数据等。

各功能模块的逻辑软件主要功能有接收、执行上层软件下发的控制指令; 根据指令将数据流发送至目标节点; 根据指令捕获、测试、统计数据流数据及数据流参数, 并上传测试数据到应用软件。

从 FC 收发数据流的角度来说, 数据收发模块、数据监听模块、故障注入模块、视频监视模块这 4 个模块的工作原理基本相同, 发送和接收功能都分成了 FC、DMA、驱动、应用 4 个层级, 工作原理见图 3 和图 4。

在发送方向上, DMA 功能根据优先级 (0, 1, 2, 3, 其中 0 优先级最高, 3 优先级最小) 从 FC 发送描述符队列中读取一项。根据读取的描述符读取内存缓冲中的相应 ASM 帧的 payload 或 RAW 帧。同时对 ASM 消息, 根据 CYCLE\_NUM 寄存器的值判断是否需要周期发送以及周期性发送的周期, 如果需要周期性发送, 则进行周期性发送。DMA 同时根据读取的描述符形成 comp\_desc\_fifo 中的项。DMA 的 RD 模块进行相应的处理, 将 ASM 帧或 RAW 帧放入 Tx\_fifo, 形成相应的发送信息描述符放入 Tx\_info\_fifo。

DMA 在完成一个描述符之后, 更新对应发送描述符队列的读指针。若 DMA 在 ASM 的最后一帧或者 RAW 帧的时候, 此时将描述符写回到内存中的对应的 ASM 完成队列或者 RAW 完成队列, 更新其完成队列写指针, 若查看发送描述符的 Int 位为 1, 则将中断状态寄存器写 2 或 3 (发送 ASM 帧为 2, ELS 帧为 3)。判断是否满足产生硬件中断的条件, 即中断状态寄存器中累积的个数是否达到设置的门限值, 若达到门限值则发送硬件中断。

发送方向上的底层 FC 模块可以完成按照应用程序预先设定的发送方式发送 FC 帧。FC 模块负责从 DMA




图 2 功能模块工作原理框图




图 3 FC 发送功能原理描述




图 4 FC 接收功能原理描述

模块接收要发送的帧，然后将帧送给 GTP 通过 SFP 接口发送出去。同时 FC 模块还负责完成链路建立的功能

和流控。

对于 ASM 消息的周期性发送，FC 模块可以按照应用程序设定的帧的时标来发送 ASM 帧：周期性发送开始时，FC 部分的时标时钟开始计时，当时标时钟大于等于帧的时标时，FC 部分发送当前的帧，当发送完周期的最后一帧时，若时标时钟不到一个周期的时间则此时暂停发送下一周期的帧，直到时标时钟计时到一个周期，再开始下一周期的发送，如此循环<sup>[16-17]</sup>。

对于 ELS 帧的处理如下：ELS 帧的信息里面没有时标，故当检测到要发送的帧是 ELS 帧时，则立即发送该 ELS 帧，即 ELS 帧可以实时插入到 ASM 帧中。

发送方向有俩条发送线路，一个用于主用线路，另一个用于备用，当检测到主用线路出现故障（如链路断开）时则转换到备用发送线路。

在接收方向上，DMA 根据 Rx\_fifo 非空判断有数据需要接收，读取 Rx\_fifo，根据其中长度信息从 Rx\_info\_fifo 取出 FC 帧。之后将帧写入空闲地址 FIFO 中所存储的内存地址空间，然后将根据帧信息构造出的描述符写入内存存放描述符的地址空间，同时产生中断通知驱动进行处理。

接收方向的 FC 模块检测接收到的数据，若接收到的为数据帧，则 FC 模块将收到的帧进行解析，并在帧里附上接收到的帧的时标，将帧内容和解析出来的信息描述符送给 DMA 模块。若接收到的为原语则进行相应的处理，主要是用于链路建立和 RDY 的接收完成流控的功能。

接收方向也有俩条接收线路，一个用于主用线路，另一个用于冗余备用，当检测到主用线路出现故障（如线路失去同步）时则转换到备用接收线路。

2 系统硬件设计

2.1 FC 节点通信仿真

整个 FC 节点通信仿真功能是基于数据收发模块来实现的，数据收发模块的设计原理如图 5 所示。

数据收发模块主要包含以下几个单元电路：SFP 光模组及其接口单元、高速收发器 GTP 单元、发送单元、同步单元、帧解析单元、PCIe 接口单元。其中，SFP 光模组实现光电转换；高速收发器 GTP 实现 FPGA 同光模组之间的高速串行接口；发送单元实现 FC-AE-ASM 数据帧的发送，并插入时标；同步单元实现 Byte 同步，并完成 Byte 重组；帧解析单元实现数据的接收功能，从接收的数据中提取出有效的数据帧，并插入时间戳；PCIe 接口单元实现同控制器之间的高速 PCIe 总线接口功能，同时实现中断控制和 DMA 处理。

发送数据时，上层模块将用户定义的帧传送到 PCI-E 模块的缓存中，FC 模块读取这些帧并按发送时




图 5 数据收发模块设计原理框图

标将其发送到链路上；接收时，FC 模块从链路上采集数据并形成有效的帧送到 PCI-E 模块。

在 FC 测试中，端口速率最高可达 2.125 Gb/s，且要求实时在线传输和监测，PXI 接口无法满足数据实时传输的需要。因此，采用 PXI-E 的总线架构。选择的是 PXI-E ×4 的连接模式，当在 PCI-E 1.1 规范运行时，实时的最大数据传输率可达 1 GB/s，可以满足 FC 实时、动态监测的需求。

SFP (Small Form-Factor Pluggable) 光收发模块完成 FC 信号的光/电和电/光转换，是用户与测试仪间的桥梁。本设计选用的是智能 SFP 模块，即采用数字诊断功能的 SFP 光模块。利用智能化的光模块，管理单元可以实时监控收发模块的温度、供电电压、激光偏置电流以及发射和接收光功率。这些参数的监控，可以帮助管理单元找出光纤链路中发生故障的位置，简化维护工作，提高系统的可靠性。

在 FC 双端口总线满负荷工作的状态下，两个端口的数据流量最大能达到 400 MB/s，并且要按照用户需求产生各种速率和负载 (payload) 内容的测试数据流，这样将有大量高速的数据需进行实时处理。设计选择的 FPGA 必须满足此要求，本设计采用 Xilinx 公司 Virtex-5 系列的高性能 FPGA (XC5VLX50T) 来实现 FC 协议数据的处理。FPGA 主要完成 FC 高速数据处理和 PCI Express 接口功能两大功能。

## 2.2 故障模拟与注入

故障注入实现对网络数据流的加错功能，可以根据用户需要对数据进行加错，链路上其余所有部分原样输出，满足相关延迟要求。光纤数据总线测试与协议分析仪通过故障注入模块，可以对光纤数据流进行 SOF、CRC、EOF 字段加错、删除帧、替换帧、截断帧、超

长帧、链路控制帧丢失和帧载荷失效等故障注入，故障注入模式有“源故障注入”和“线路故障注入”两种。

源故障注入是模拟数据源出现异常情况，造成数据帧部分字段出错或者链路出现故障的问题，从而对接收系统的容错能力进行测试。数据源故障注入可以模拟 5 种故障类型 (SOF 错误、EOF 错误、CRC 错误、超长帧、信号丢失) 和 3 种注入方式 (单次、连续、周期)。

线路故障注入是模拟在通信链路传输过程中数据出现错误，通过对线路上的数据进行故障注入，检查数据通信双方对线路故障的响应。线路故障注入功能的设计原理如图 6 所示。




图 6 故障注入模块设计原理框图

从 GTP 出来的 16 位并行数据首先经过字同步模块 (word\_syn) 将链路上的数据流进行同步，形成后续模块可识别的有效传输字。同步后，将有效传输字输出到定帧模块 (frm\_indic)，形成有效的 FC 帧，在失步状态下收集到的数据不做改变也送到上层模块。成帧后，在触发模块 (trigger) 中对帧的头部和部分 payload 字段以及 EOF 等 32 个 DW 与 trigger 规则 (该规则由软件配置) 匹配，判断该帧是否满足用户所设置的触发条件。在满足触发条件后，根据用户需求将符合条件的 FC 帧进行加错处理，并将加错处理后的数据送入对应端口通过 GTP 输出。

触发规则是注入线路故障的必要条件，触发规则共 124 字节可以设置，其中包括 4 字节的 SOF、24 字节的帧头字段以及帧头之后的 96 字节的帧载荷。每一比特的触发规则都有一比特的掩码与之对应，只有当掩码为 1 时，该比特触发规则才有效，没有设置的字段掩码默认为 0。

线路故障注入可以模拟 9 种故障类型：SOF 错误、EOF 错误、CRC 错误、删除帧、截断帧、超长帧、替

换帧、帧载荷失效、链路控制帧丢失。

### 2.3 数据过滤与监听

数据监听是指对光纤数据流进行检索过滤、捕获、解析及存储等,在实际应用中可作分析仪用<sup>[10]</sup>。数据过滤与监听功能通过数据监听模块来实现,如图7所示,硬件上的1:2分路器将接收信号一分为二,一路送到另一个光模块的发送端口发送,为被监控链路提供透明通道,一路送到GTP接收端口交给后面的过滤和采集模块处理。




图 7 数据监听模块设计原理框图

当采用“简单监听”方式时，仪器只从一个光模块接收信号，不往另一个光模块发送信号；当采用“透明穿透监听”方式时，将数据监听光纤接口接入正在通信的 FC 设备之间，能够对链路上的数据进行实时监控，而不会影响通信双发的数据交互。

数据监听模式有两种：过滤模式和非过滤模式。在过滤模式下，将满足触发规则的帧捕获并送到上层软件。支持的过滤方式有：帧类型过滤和规则过滤，帧类型过滤支持对 ASM、ELS、FC-AV 和 FC-AE-1553 四种类型进行过滤；规则过滤能按 S\_ID、D\_ID 和 Message\_ID 对帧进行过滤，最高支持 256 条过滤规则。在非过滤模式下，将对所有帧进行捕获。

数据监听捕获到的帧数据通过高速 PCIe 总线传到大容量磁盘阵列卡进行存储。仪器应用软件对接收到的帧数据进行协议解码分析和一致性测试,同时可以对过往数据进行回看分析<sup>[18]</sup>。

## 2.4 视频监视与转换

视频监控是指 FC 总线测试仪接收并显示出光纤链路中传输的具有 FC-AV 协议的视频信号，或者是将输入的视频信号转换后通过光纤链路送至目标节点。

视频监视功能通过视频监视模块来实现,支持 VGA 接口和 DVI 接口数据采集和输出,能够实现不同

接口之间的数据转换<sup>[19-22]</sup>。

VGA 接口数据采集输入需要设置分辨率, 目前的光纤通道线速为 2 Gbps, 支持的最大输入分辨率为  $1\,024 \times 768$ 。支持从 VGA 接口输出本地视频数据、DVI 采集数据和从 FC 链路上接收的视频数据。

DVI 接口数据采集数据无需设置分辨率, 具备自适应的能力。支持从 DVI 接口输出本地视频数据、VGA 采集数据和从 FC 链路上接收的视频数据。

FC 接口能将采集到的视频数据或者本地视频数据进行解析，并封装为 FC-AV 帧发送到 FC 链路上。

时钟选择支持同步和异步方式：同步方式采用的时钟为 ADC 输出数据通过时钟同步恢复出来的时钟；而异步方式是通过解析接收到的 FC-AV 帧，获取时钟信息，通过 DDS 生成的时钟。

视频监控与转换功能具有灵活的操作性,能够针对用户的不同需求,选择对应的视频数据输入输出组合方式。

## 2.5 误码率测试

在通信系统复杂的工作环境中, 误码率 (BER) 是衡量通信信道的重要指标, 光通信系统由于衰减、色散等问题会产生误码现象, 因此, 在航电网络等对实时性和准确性要求极高的通信环境中, 误码率测试尤为重要。FC 总线测试与协议分析仪采用 Bert 模式的误码率测试, 支持的误码率测试数据码型有 CJTPAT、CRPAT、CSPAT 以及自定义码流<sup>[12]</sup>。

误码率测试包含误码产生和接收两个部分。误码测试的数据码型在数据收发模块的 FPGA 中产生（自定义码型由控制器软件产生，再下发到 FPGA），用户选择好码型后设置到数据收发功能模块，并加载到 FC 报文中。在 FC 通信的接收端，设置跟发送方相同的码型模式进行同步工作，当收发双方同步上后，收方就可以计算误码率的大小。比特误码率测试的原理如图 8 所示。




图 8 误码率测试原理

在图 8 所示的测试系统中, 码型发生器和检测器通常是集成在一起的, 构成了误码测试仪的重要组成部分。码型发生器生成一段连续测试码元序列, 编码后送到被测系统的输入端, 信号在通过被测系统信道以后, 被误码仪的误码检测器接收并解码, 得到含有误码的测

试码元序列。把接收端和发送端的码元序列逐码进行比对,从而就可以计算这段时间内的误码率。

### 3 系统软件设计

整个测试仪的软件体系结构用“分层”架构设计方式、至上而下的设计方法,软件顶层体系结构主要由 HOST 用户交互单元、FPGA 数据处理单元组成,见表 1 所示。

表 1 软件顶层结构及标识

| 标识       | 软件单元        | 简要描述                                                                              |
|----------|-------------|-----------------------------------------------------------------------------------|
| CSC_PNP  | HOST 用户交互单元 | 即应用软件,主要实现协议测试数据的接收与分析;指令的解析与发送;运算测试、分析及统计结果;发送测试分析结果至显示设备;转存捕获数据等。               |
| CSC_FPGA | FPGA 数据处理单元 | 即逻辑软件,主要功能有接收、执行上层软件下发的控制指令;根据指令将数据流发送至目标节点;根据指令捕获、测试、统计数据流数据及数据流参数,并上传测试数据到应用软件。 |

#### 3.1 应用软件

应用软件功能主要包括数据收发、数据监听、故障注入、视频监控和光功率测试五部分<sup>[23]</sup>,其具体功能及标识参见表 2 所示。

表 2 应用软件功能及标识

| 标识            | 功能    | 简要描述                                                  |
|---------------|-------|-------------------------------------------------------|
| CSC_SIMULATOR | 数据收发  | 数据帧的产生与收发,源故障注入,误码率测试。                                |
| CSC_MONITOR   | 数据监听  | 对链路上的数据进行实时监控。                                        |
| CSC_JAMMER    | 故障注入  | 模拟在通信链路传输过程中数据出现错误,通过对线路上的数据进行故障注入,检查数据通信双方对线路故障的响应。  |
| CSC_FC_AV     | 视频监控  | 支持 FC—AV 协议,支持 VGA 接口和 DVI 接口数据采集和输出,能够实现不同接口之间的数据转换。 |
| CSC_LIGHT     | 光功率测试 | 对光纤链路中的光束进行功率测量                                       |

数据收发 (CSC\_SIMULATOR) 软件功能包含了数据帧的产生与发送、源故障注入、误码率测试。数据帧的产生与发送是指光纤数据总线测试与协议分析仪按照需求设置模拟产生和发送基于光纤通信协议的数据帧,支持的数据帧有 ELS 帧和 ASM 帧。数据帧的产生与发送流程设计参见图 9。输入数据为需要发送的 ELS 和 ASM 数据帧的各项参数,及发送和解析数据的命令;输出数据为基于光纤通信协议的 ELS 和 ASM 数据帧。

将数据监听光纤接口接入正在通信的 FC 设备之




图 9 数据帧的产生与发送软件流程设计

间,能够对链路上的数据进行实时监控,而不会影响通信双发的数据交互。工作模式有两种:过滤模式和非过滤模式。数据监听缓存大小为 10 000 帧,若捕获的帧所占空间超过缓冲区,新捕获的帧数据将覆盖原来存放在缓冲区中的数据。

在过滤模式下,将满足触发规则的帧捕获并送到上层软件。在过滤模式下输入数据为过滤方式、帧类型或规则参数,及开始和停止过滤的命令;输出数据为捕获的帧数据。过滤模式下的数据监听软件流程设计参见图 10。




图 10 过滤模式数据监听软件流程设计

应用软件的功能设计还包含有故障注入 (CSC\_JAMMER)、视频监控 (CSC\_FC\_AV)、光功率测试 (CSC\_LIGHT)。

在 FC 总线测试与协议分析仪的软件人机界面中，软件主菜单是其主要功能切换界面，通过主菜单可以进入数据收发、数据监听、故障注入、视频监控、功率测试及时标初始化设置等界面，如图 11 所示。其中协议解码分析分布在数据收发和数据监听软件界面里，误码率测试分布在数据收发软件界面里。




图 11 软件主菜单界面图

3.2 逻辑软件

逻辑软件指各功能模块的 FPGA 设计软件。FC 总线测试与协议分析仪的 FPGA 软件设计中，最核心的几个逻辑模块有 PCIe 的 DMA 处理模块（DMA\_APP）、字同步模块（word\_syn）、定帧模块（frm\_indic）、帧解析与处理模块（frameheader）、发送模块（sender）、加错模块（jammer）等。

3.2.1 DMA 处理逻辑模块

DMA 处理模块指的是在 Xilinx IP 核 PCI Express Endpoint Block 的用户侧进行的接口逻辑设计和 DMA 功能设计，设计了 4 lane 的 PCIe 通道，DMA 逻辑分为发送部分和接收部分，分别处理上行和下行的数据，实现 FC 帧的 DMA 传输和对控制器内存的读写。

如图 12 所示，DMA 处理模块一共分为 8 个子模块：发送状态机（DMA\_64\_TX\_ENGINE）、接收状态机（DMA\_64\_RX\_ENGINE）、写内存状态机（DMA\_WR\_FSM）、读内存状态机（DMA\_RD\_FSM）、中断控制器（DMA\_INTR\_CONTROLLER）、中断生成器（DMA\_INTR\_GENERATOR）、存储控制器（DMA\_MEM\_ACCESS）、装端口 FIFO 选择模块（DMA\_PORT\_MUX）。

3.2.2 字同步逻辑模块

从接收 GTP 输出的数据为 16 bit，本模块将接收的数据进行字节重组和判断，输出 35 bit 的数据，其中 32 比特表示数据，1 比特表示 k 字符标志，1 比特表示是同步状态下接收的数据还是失步状态下接收的数据，还有 1 比特表示该数据是否为原语。

本模块从 GTP 输出的比特流中检测逗号字符




图 12 PCIe DMA 逻辑设计框图

K28.5 进行字节重组，然后判断是否是正确的原语或传输字，用于同步状态机实现状态转移，并将数据输出到 frm\_indic 模块。

字同步逻辑状态机一共有十一个状态，其状态转移图如图 13 所示，分为失步状态和同步状态两类。syn\_indic 作为一个比特的标志位，当 syn\_indic=1 时表示状态机处于同步状态，当 syn\_indic=0 时表示状态机处于失步状态。无论在同步状态还是失步状态都将将数据上传到 frm\_indic 模块中。




图 13 字同步状态机设计

条件 1：检测到一个正确的有序字；条件 2：检测到一个无效传输字；条件 3：检测到一个正确的传输字；条件 4：检测到一个错误的有序字；在复位和上电的条件下，状态机进入 loss\_synch 状态。

### 3.2.3 定帧逻辑模块

本模块从字同步模块接收送过来的传输字，用一个 FIFO 用来存储传输字并隔离时钟域。在监控通道这一侧，对于失步状态下接收到的数据直接送给数据通道模块 (rx\_path)，为了解决失步状态下数据流量太大的问题，在失步状态下仅收集一小部分数据，如每收集 10 个传输字 (32bit) 丢弃后面的 30 个传输字，然后再收集后面的 10 个传输字，再丢弃后面的 30 个传输字，依次循环，直到端口获得同步。

而对于同步状态下接收到的数据，从中提取出帧和原语，并将其送到数据通道模块。同时根据 PCI 传下来的触发条件的掩码提取出帧的帧头和帧尾以及部分 payload 中的相应字段送到触发模块 (trigger) 判断帧是否满足触发条件，并且提取出帧的 SID, DID, MessageID 等信息送到过滤模块 (filter)。在加错通道一侧则只将同步状态下接收到的帧和原语送到加错 (jammer) 模块。

如图 14，在该模块的状态机设计中设置 6 个状态：int\_state、loss\_syn、syn、sof\_state、rev\_state、eof\_state。条件 1、6：data\_dl[34] = 0；条件 2：data\_dl[34] = 1；条件 3：sof\_flag = 1；条件 4：当不满足条件 1 和 5 的所有其他情况；条件 5：eof\_flag = 1；系统复位时，进入 int\_state。




图 14 定帧模块状态机设计

### 3.2.4 帧解析与处理逻辑模块

该逻辑模块实现 FC 数据接收功能，通过 SOF 帧头标识符和 EOF 帧尾标识符来识别出一个 FC 数据帧，该模块还要进行帧长度计算，并对接收到的数据帧进行 CRC 校验，从而解析出一个完整 FC 数据帧的各个字段。

该模块主要由一个状态机来控制，检测到 SOF，

就开始帧的接收并开始进行 CRC 校验，同时将帧数据发送到 PCI\_E 的接收 FIFO 中，待检测到 EOF 时在其之后附上帧的接收时标，用来表示接收帧时的时间，同时将形成的描述符写入到 PCI\_E 的接收描述符 FIFO 中。帧解析与处理逻辑模块的状态机设计如图 15 所示。




图 15 帧解析与处理状态机设计

### 3.2.5 发送逻辑模块

发送模块完成数据帧部分的发送功能，它首先从前级模块（如 DMA 处理模块或加错模块）读取要发送的数据帧和相应的帧信息，缓存到 FIFO 中，然后调度数据帧，将它们发送到链路上。

在将数据发送到光纤链路上时，发送模块需要完成周期发送和按时标发送的功能。周期发送和按时标发送是针对 ASM 网络中的 ASM 帧来说的，在 ASM 帧的描述符中给出了 ASM 帧的绝对时标，它表示当前帧在 ASM 消息的一个发送周期内时间轴上的一个绝对位置，只有当发送模块当前的时间达到或者超过了这个绝对时标值才可以发送当前的 ASM 帧，否则就处于等待状态。另外为了防止插入高优先级的 ELS 帧时导致之后的帧与帧之间的间隔过小而定义了相对时标，它用来表示任何的两个帧之间的相对间隔，对所有的帧都适用，且相对时标可以由用户通过应用程序来配置。发送帧时，会按帧的绝对时标和相对时标来发送。

发送时同样由一个状态机来控制，主要是调度原语和帧的发送，其中原语的优先级高，发送状态机如图 16 所示，状态转移条件描述如下：

- 1) 复位或系统上电；
- 2) FC 发送模块中帧 FIFO 和帧描述符 FIFO 非空，且在 idle\_state 状态停留的时间大于帧的相对时标；
- 3) 当前要发送的帧为 ELS 帧；
- 4) 周期发送开始，且 FC 发送模块本地时钟大于发送周期或者大于当前要发送的 ASM 帧的绝对时标；






图 16 发送状态机设计

- 5) 当前 ELS 帧即将读完；
- 6) 当前 ASM 帧即将读完。

3.2.6 加错逻辑模块

加错模块的主要完成：1) 完成对加错模式和加错类型等相关信息的配置；2) 在没有触发规则的条件下，或存在触发规则时在满足触发规则的条件下，对特定的帧和原语（RDY）完成加错，将加错后的数据输出，而其他的帧和原语原样输出。本模块还需要设计一个 CRC 计算的模块和 RD 计算的模块，以用于计算 CRC 和选择 EOF。加错逻辑模块的状态机设计如图 17 所示。




图 17 加错模块控制状态机设计

各个状态的功能和需要完成的动作：

init\_state：等待加错控制信号开始加错，在此状态数据不做改变输出。

jam\_state：如果加错模式 jammer\_mode 为 0100 或 0011，即删除 RDY 或链路故障，则转到相应的状态，否则等待直到检测出 SOF 转到 sof\_state，此状态

下数据原样输出。

deleydy\_state：检测出 RDY，用 IDLE 替换掉 RDY 完成一次加错，然后转到 init\_state，其他数据则原样输出。

linkerr\_state：输出链路故障信号。

sof\_state：根据加错模式分别转到相应的状态。由于替换和修改、截短帧、截断帧、删除帧、CRC 加错都是针对帧的操作，而 SOF 为帧的开始，故设置此状态。

modify\_state：替换和修改状态，根据替换和修改的内容以及相应的掩码，将相关字段修改，同时根据要求对 CRC 和 EOF 做相应的修改，其他字段原样输出，检测到 EOF 时回到 init\_state。

truncate\_state：截短帧状态，将帧按要求的长度截短，重新计算 CRC 和 EOF，检测到原来的 EOF 时回到 init\_state。

delfrm\_state：删除帧状态，将帧完整的删除，即将帧用 IDLE 替换，检测到 EOF 时回到 init\_state。

cut\_state：截断帧状态，将帧按要求的长度截断，中间加入 6 个 IDLE，检测到 EOF 时回到 init\_state。

crc\_state：CRC 加错状态，检测到帧的 CRC 的时候，将 CRC 字段加错，检测到 EOF 时回到 init\_state。

当加错模式为替换与修改、CRC 加错、截短帧、删除帧这 4 种类型时，当检测到 data\_dly1 为 eof 时加错结束。当加错模式为截断帧时，当检测到 data\_dly5 为 eof 时加错结束。在任何状态下（init\_state 除外），如果检测到数据失步或者出现半截帧的情况则状态回到初始状态 init\_state。

4 实验结果及分析

为了对设计的 FC 总线测试与协议分析仪进行功能和性能指标的测试实验，构建了两个测试和实验环境。

实验环境一：四代机航电联试平台；

实验环境二：自构建测试环境，测试仪器设备如表 3 所示。

表 3 测试仪器设备列表

| 名称       | 型号            | 数量 | 厂家           |
|----------|---------------|----|--------------|
| FC 协议分析仪 | SierraFC M8-4 | 1  | 力科(Lecroy)公司 |
| 信号线      | FC-FC 尾纤      | 6  | ——           |
| 信号线      | FC-LC 尾纤      | 4  | ——           |
| 可调光源     | 可调光源          | 1  | 中国测试技术研究院    |
| 光功率计     | 光功率计          | 1  | ——           |
| 通用计算机    | 通用计算机         | 1  | ——           |
| 显示器      | 显示器           | 2  | ——           |
| 视频线      | 视频线           | 2  | ——           |

在实验环境一中,测试了 FC 通信仿真、数据监听功能。经验证,本文设计的 FC 测试与协议分析仪可以作为四代机仿真联试环境的一个通信节点,在基于 ICD 接口协议的二次开发基础上,本测试仪能够通过交换 (switch) 方式接入 FC 仿真联试平台中,利用 2.125 Gb/s 的 FC 端口进行通信。同时,本测试仪能够通过“简单监听”和“透明穿透监听”两种方式,对仿真联试平台中的 FC 数据流进行监控、分析,并能够实时不丢数据的存入测试仪内部超大容量磁盘阵列中。

在实验环境二中,测试了故障注入、视频监控、光功率测量、时标同步、误码率测试功能。经验证,本测试仪支持 SOF 错误、CRC 错误、帧载荷失效等 8 种故障注入方式,并且支持 CJTPAT、CRPAT 等 4 种误码率测试码型,支持的帧过滤规则达 256 条,ASM 帧优先级达 127。光功率测试兼容 850 nm、1 310 nm、1 550 nm 这几种光波长,功率测量范围  $-30 \sim +3$  dBm。在时标同步上,可以利用机内时间进行同步,也可以通过前面板的时标接口,接入外部 IRIG-B 时标进行同步。视频接口支持 VGA 和 DVI,能够在 VGA/DVI 视频信号和 FC-AV 链路数据之间互相转换。

从测试和实验结果来看,本设计实现了比较完整的 FC 总线测试和协议分析功能。下一步可在两个方面进行改进:一是将 FC 通信速率由 2.125 Gbps 提升到 4.25 Gbps 和 8.5 Gbps,以便测试仪兼容更多的测试环境;二是减少功能模块数量,在单模块上进行更加综合化的设计,通过软件配置加载不同的测试功能,以降低测试仪的功耗、体积和重量。

## 5 结束语

本文提出了一种基于 PXIe 架构的 FC 总线测试与协议分析仪实现方案,并重点对总体架构、通信仿真、故障注入、总线监听、视频监控等功能进行了软硬件设计分析。经实验验证,本测试仪可以对新一代飞机的 FC 数据总线进行测试和协议分析,同时也能够同国外同类产品进行对通测试,功能性能与其相当。所提出的技术和方法在类似的 FC 测试设备或系统开发中也具有较好的参考价值。

## 参考文献:

- [1] GASKA T D. COTS fibre channel network technology insertion into avionics systems [C] //IEEE 1998 National Aerospace and Electronics Conference, Owego, 1998: 120-127.
- [2] INCTIS. Fibre channel-avionics environment, all parts, T11/02-041v1 [S]. Washington: International committee for Information Technology Standards, 2022: 1-10.
- [3] INCTIS. Fibre channel framing and signaling, third part,

- T11/10-010v0 [S]. Washington: International committee for Information Technology Standards, 2010: 247-251.
- [4] 赵文波, 黄土坦. Fibre Channel 协议分析 [J]. 计算机技术与发展, 2006, 16 (12): 35-38.
- [5] 孙琦, 吴勇, 郑昕, 等. 光纤通道技术在统一航空电子网络中的应用 [J]. 通信技术, 2009: 80-82.
- [6] 胡辛, 李红军, 曹闹昌, 等. 航空电子数据总线技术研究 [J]. 现代电子技术, 2010, 325 (14): 96-98.
- [7] 刘鑫, 陆文娟. 光纤通道在航空电子环境的应用及关键技术研究 [J]. 光通信技术, 2006, (4): 55-58.
- [8] 周华漫, 涂晓东. 基于 FC-AE-ASM 的 IP 业务传输方法的设计实现 [J]. 测控技术, 2018, 37 (8): 36-40.
- [9] 李炳乾, 王勇, 吕颖, 等. 光纤通道信用更新驱动的数据流量与差错控制机制 [J]. 计算机工程, 2016, 42 (7): 49-53.
- [10] YI C, ZhAI Z J, YANG C Y. Study on reliability of FC-AE-ASM network based on Monte Carlo method [J]. Computer Engineering and Applications, 2014, 50 (3): 59-62.
- [11] 吴传贵. 基于 FC-AE-ASM 协议仿真测试系统设计与实现 [J]. 计算机测量与控制, 2018, 26 (4): 35-38.
- [12] 吴传贵. 基于 FC-AE-ASM 协议的两种通讯板卡对比及应用 [J]. 计算机测量与控制, 2018, 26 (3): 216-219.
- [13] 崔西宁, 郝玉锴, 戴小氏, 等. 基于 ICP 的机载 FC 网络性能评测 [J]. 测控技术, 2021, 40 (3): 67-73.
- [14] 谭小虎, 王勇, 褚文奎, 等. 基于 FC-AE-ASM 协议的终端接口卡设计与实现 [J]. 仪表技术与传感器, 2017, (8): 35-40.
- [15] 吕春丽. 基于 PIC 单片机的 PON 光功率计的设计 [J]. 测控技术, 2013, 32 (8): 12-15.
- [16] 付中培, 吴勇, 张建东, 等. FC-AE-ASM 网络调度算法研究 [J]. 现代电子技术, 2011, 36 (6): 108-111.
- [17] 丁凡, 宋丽茹, 熊华钢. FC-AE-ASM 网络数据发送控制算法研究 [J]. 电子与信息学报, 2009, 31 (6): 1509-1512.
- [18] 杨媛媛, 武健, 武华. 一种面向 FC-AE-ASM 网络的数据监控存储方案设计 [J]. 电子技术, 2015, (6): 79-82.
- [19] 刘浩, 田泽. FC-AV 协议及实现方法研究 [J]. 计算机技术与发展, 2012, 22 (7): 1-4.
- [20] 冯一鸣. 航空数字视频总线光电转换采集技术研究 [J]. 信息与电脑, 2022, 34 (9): 195-198.
- [21] 王红春. 基于 FC 的航电数字视频传输技术研究 [J]. 计算机技术与发展, 2010, 20 (5): 250-253.
- [22] 郭玉玉, 翟正军. 基于 FC-AE-ASM 的图像采集系统的设计实现 [J]. 测控技术, 2014, 33 (5): 43-46.
- [23] 李珊珊, 吴传贵. 基于 FC-AE-ASM 总线的通用分析软件的开发 [J]. 测控技术, 2019, 38 (9): 67-70.